Steven Derrien

Génération de micro-architectures spéculatives via la Synthèse de Haut Niveau

La synthèse de haut niveau (High-Level Synthesis, HLS) vise à simplifier la conception matérielle en permettant de passer de descriptions algorithmiques (en C/C++) à des circuits spécialisés, sans recourir directement aux langages matériels traditionnels tels que VHDL ou Verilog.

Déjà largement utilisée pour la conception d’accélérateurs matériels, notamment sur FPGA, la HLS étend aujourd’hui son champ d’application. Elle permet désormais de générer automatiquement des processeurs à jeu d’instructions, en inférant leur microarchitecture à partir d’une description comportementale, notamment grâce à l’intégration de mécanismes d’exécution spéculative. Ces approches posent toutefois de nouveaux défis en matière d’automatisation, au cœur de cette présentation.

Enfin, l’intégration croissante de techniques d’intelligence artificielle — qu’il s’agisse de génération de code via des modèles de langage ou d’exploration de l’espace de conception guidée par apprentissage automatique — ouvre la voie à des flots HLS toujours plus automatisés.

Steven Derrien est Professeur des Universités en informatique à l’Université de Bretagne Occidentale (UBO) et chercheur au sein de l’équipe ARCAD du laboratoire Lab-STICC. Ses travaux de recherche portent sur l’architecture des ordinateurs et les outils de CAO pour systèmes matériels et logiciels.

Il s’intéresse particulièrement à la synthèse de haut niveau (HLS) et à son utilisation pour la génération automatique de micro-architectures de processeurs (RISC-V), via des techniques d’ordonnancement spéculatif.

Sonia Ben Moktar

Thomas Herault

Fault-Tolerance in High Performance Computing: from Theory to Practice.

Dans cette conférence, j’aborde les grands enjeux de la tolérance aux pannes pour le calcul haute performance, depuis la caractérisation des fautes jusqu’à leur prédiction, leur détection et leur traitement. Les principales approches de résilience sont mises en perspective, notamment le checkpoint/restart, le buddy checkpointing et l’Algorithm-Based Fault Tolerance (ABFT). Une attention particulière est portée à leur mise en œuvre pratique dans l’écosystème MPI à travers ULFM, afin de permettre aux applications de poursuivre leur exécution malgré les défaillances. L’ensemble souligne les compromis entre performance, résilience et complexité de programmation dans les systèmes HPC de grande échelle.

Depuis janvier 2025, il est directeur de recherche au sein de l’équipe TOPAL du centre Inria de l’Université de Bordeaux. Auparavant, il a passé 17 ans en tant que chercheur à l’Innovative Computing Laboratory de l’Université du Tennessee. Il a obtenu son doctorat à l’Université d’Orsay, puis son habilitation à l’Université Lyon 1, et il a également exercé comme maître de conférences à l’Université d’Orsay. Ses travaux portent sur le calcul haute performance, les environnements d’exécution à base de tâches, et la résilience des applications numériques à grande échelle.

Il s’intéresse tout particulièrement au développement de fondations logicielles robustes et efficaces pour le calcul scientifique de nouvelle génération.